Ознакомительная версия.
Рис. 17.29. Схема усилителя, использующая резистор из библиотеки breakout
Рис. 17.30. Результаты анализа на наихудший случай при одновременном изменении Q1 и RL
Использование курсора показывает, что нижняя кривая выходного напряжения имеет постоянную составляющую в 8,1468 В. Проверьте это, измеряя размах напряжения с помощью курсора. Верхняя кривая выходного напряжения V(RL:1), связанная с модифицированной осью Y, имеет постоянную составляющую в 8,4843 В, которая может быть определена аналогичным образом.
В выходном файле напряжение V(RL:1) идентифицировано как напряжение узла V(4). Оно имеет значение 8,1468 В, как для номинальной чувствительности, так и для чувствительности по коэффициенту усиления BF транзистора. Оно равно 8,4843 В для наихудшего случая, учитывающего допуски всех устройств. Часть выходного файла показана на рис. 17.31.
** circuit file for profile: Bridgc1
*Libraries:
* Local Libraries :
.LIB ".bridgcir.lib"
* From [PSPICE NETLIST] section of pspiceev.ini file:
.lib nom.lib
* Analysis directives:
.TRAN 0 400us 0 0.4us
.WCASE TRAN V( [4]) MAX OUTPUT ALL VARY DEV HI
.PROBE
WARNING Library file e:spicebridgcir.lib has changed since index file bridgcir.ind was created.
WARNING -- The timestamp changed from Sun Sep 05 21:51:14 1999 to Hon Sep 06 10:22:00 1999.
Making new index file bridgcir.ind for library file bridgcir.lib Index has 2 entries from 1 file(s).
**** BJT MODEL PARAMETERS
Q2H2222
NPN
IS 14.340000E-15
BF 255.9
**** Resistor MODEL PARAMETERS
Rbreak
R 1
SENSITIVITY NOMINAL
NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE
( 1) 0.0000 ( 2) 0.0000 ( 3) .7593 ( 4) 8.1468
( 5) 12.0000 ( 6) .1297
SENSITIVITY Q_Q1 Q2N2222 BF
NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE
( 1) 0.0000 ( 2) 0.0000 ( 3) .7593 ( 4) 8.1468
( 5) 12.0000 ( 6) .1297
SENSITIVITY R_RL RBREAK R
NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE
( 1) 0.0000 ( 2) 0.0000 ( 3) .7592 ( 4) 8.1454
( 5) 12.0000 ( 6) .1296
SORTED DEVIATIONS OF V(4) TEMPERATURE = 27.000 DEG С
SENSITIVITY SUMMARY
RUN MAXIMUM VALUE
NOMINAL 8.355 at T = 149.3200E-06
Q_Q1 Q2N2222 BF 8.355 at T = 149.3200E-06
( -4.2233E-03% change per 1% change in Model Parameter)
R_RL Rbreak R 8.3536 at T = 149.3200E-06
( -.169 % change per 1% change in Model Parameter)
WORST CASE ALL DEVICES
DEVICE MODEL PARAMETER NEW VALUE
Q_Q1 Q2N2222 BF 191.93 (Decreased)
R_RL Rbreak R .8 (Decreased)
NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE
( 1) 0.0000 ( 2) 0.0000 ( 3) .7870 ( 4) 8.4843
( 5) 12.0000 ( 6) .1532
**** SORTED DEVIATIONS OF V(4) TEMPERATURE = 27.000 DEG С
WORST CASE SUMMARY
RUN MAXIMUM VALUE
ALL DEVICES 8.6882 at T = 149.3200E-06
( 103.99% of Nominal)
NOMINAL 8.355 at T = 149.3200E-06
Рис. 17.31. Часть выходного файла для анализа на наихудший случай
В Capture OrCAD имеется большой выбор цифровых устройств. Начнем новый проект с именем norgate и выберем Place, Part, перейдя к библиотеке eval. Начиная с компонентов 5550, 7400, 7401, …, вы увидите большой выбор цифровых компонентов, включая логические элементы И-НЕ, ИЛИ-НЕ, исключающее ИЛИ-инверторы, И-ИЛИ-инверторы, JK-триггеры, ведущие-ведомые триггеры, 2-разрядные двоичные полные сумматоры и другие. Все перечисленные устройства доступны в демонстрационной версии OrCAD.
В последнем примере главы 9 мы рассматривали логическую схему 7400: 2-входовую схему ИЛИ-НЕ. В качестве источников V1 и V2 были использованы источники напряжения типа PWL с выходным напряжением в виде последовательностей импульсов, представляющих уровни логических нулей и единиц. Эта схема может быть введена и в Capture OrCAD, как показано на рис. 17.32. Чтобы создать V1 и V2, выберем компонент типа VPWL. Вспомним, как были описаны два источника в примере из главы 9:
V1 1 0 PWL(0s 0V 0.1ms 1V 1s 1V 1.0001S 0V
+ 2s 0V 2.0001s 1V 3s 1V 3.0001s 0V 4s 0V 4.0001s 1V 5s 1V)
V2 2 0 PWL((0s 0V 1.5s 0V 1.50001s 1V 2.5s 1V 2.50001s 0V
+ 3.5s 0V 3.50001s 1V 3.70001s 0V 5s 0V)
Рис. 17.32. Схема для исследования логического элемента И-НЕ
Войдя в Capture, дважды щелкните на компоненте V1 и в появившемся окне Property Editor введите следующие пары время-напряжение: «0s 0V 0.1ms 1V 1s 1V 1.0001s 0V 2s 0V 2.0001s 1V 3s 1V 3.0001s 0V 4s 0V 4.0001s 1V». Отметим, что в Capture можно ввести только 10 пар время-напряжение, в то время как в PSpice их число не ограничено. Дважды щелкните на компоненте V2 и введите следующие пары время-напряжение: «0s 0V 1,5s 0V 1,50001s 1V 2,5s 1V 2,50001s 0V 3,5s 0V 3,50001s 1V 3,7s 1V 3,70001s 0V 5s 0V». Завершите схему, выбрав Place, Net Alias для узлов 1, 2 и Vout. Сохраните схему и подготовьте в PSpice новое моделирование с именем Norgate1. Выберите анализ переходных процессов на интервале t=5 мс с максимальным размером шага в 1 мс. Проведите анализ и получите в Probe графики V(1) и Vout, a V(2) — на отдельном графике, как показано на рис. 17.33. Курсор на рисунке показывает, что при t=1,2 с, когда и V(1) и V(2) равны логическому нулю, выход Vout равен логической единице. Уровни для обоих входных напряжений на этом графике совпадают с сеткой, что несколько затемняет картину.
Рис. 17.33. Диаграммы входных к выходного напряжений для элемента И-НЕ
Небольшая часть выходного файла показана на рис. 17.34. Интереснее всего проследить, как входные напряжения задаются в соответствующих командах. В состав этой схемы входят как аналоговые, так и цифровые схемы, аналоговые источники VPWL подключены к логическому элементу И-НЕ 7402. Это заставляет программу PSpice создавать набор аналого-цифровых интерфейсов, что вносит в простой проект излишние осложнения.
**** 09/06/99 14:20:30 *********** Evaluation PSpice (Nov 1998) **************
** circuit file for profiles Norgate1
*Libraries:
* Local Libraries :
* From [PSPICE NETLIST] section of pspiceev.ini file:
.lib nom.lib
*Analysis directives:
.TRAN 0 5s 0 1ms
.PROBE
*Netlist File:
.INC "norgate-SCHEMATIC1.net"
*Alias File:
**** INCLUDING norgate-SCHEMATIC1.net ****
* source NORGATE
V_V2 2 0
+PWL 0s 0V 1.5s 0V 1.50001s 1V 2.5s 1V 2.50001s 0V 3.5s 0V 3.50001s 1V 3.7s 1V
+ 3.70001s 0V 5s 0V V_V1 1 0
+PWL 0s 0V 0.1ms 1V 1s 1V 1.0001s 0V 2s 0V 2.0001s 1V 3s 1V 3.0001s 0V 4s 0V
+ 4.0001s 1V
X_U1A 1 2 VOUT $G_DPWR $G_DGNV 7402 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
**** RESUMING norgate-SCHEMATIC1-Norgate1.sim.cir ****
.INC "norgate-SCHEMATIC1.als"
**** INCLUDING norgate-SCHEMATIC1.als ****
.ALIASES
V_V2 V2(+=2 -=0 )
V_V1 V1(+=1 -=0 )
X_U1A U1A(A=1 B=2 Y=VOUT VCC=$G_PWR GND=$G_DGND )
**** Generated AtoD and DtoA Interfaces ****
Рис. 17.34. Выходной файл для логического элемента ИЛИ-НЕ
На самом деле нет необходимости использовать источник типа VPWL, чтобы обеспечить входные импульсы для цифровой схемы. Начните новый проект, использующий имя half. Библиотека Sourcestm содержит компонент DigStim1, условное обозначение которого показано на рис. 17.35, наряду с двумя другими компонентами из библиотеки eval: 2-входовой схемой исключающего ИЛИ 7486 и 2-входовой схемой И 7408. К выходу каждой из логических схем подключен короткий отрезок провода. Выходу компонента 7486, присвоен псевдоним «Sum», а выходу компонента 7408 — псевдоним «Carry».
Рис. 17.35. Схема полусумматора
Выберите цифровую форму выходного напряжения под заголовком (А) с помощью Edit, PSpice Stimulus, New Stimulus, Digital, Clock, чтобы ввести цифровой таймер с именем Clock1. Установите параметры: частота 1 кГц, коэффициент заполнения 0,5, начальное значение 1 и нулевое запаздывание.
Закройте редактор Stimulus и, модифицировав схему, сохраните изменения. Выберите теперь цифровую форму выходного напряжения под заголовком (В) с помощью Edit, PSpice Stimulus, New Stimulus, Digital, Clock, чтобы ввести цифровой таймер с именем Clock2. Он должен иметь параметры f=2 кГц, коэффициент заполнения 0,5, нулевое начальное значение и нулевое запаздывание. Редактор Stimulus отображает форму выходного сигнала для двух таймеров, как показано на рис. 17.36.
Рис. 17.36. Редактор Stimulus, показывает входные сигналы Clock1 и Clock2
Подготовьте моделирование на PSpice с именем Half1. Выполните анализ переходных процессов на интервале в 2 мс с максимальным размером шага в 2 мкс. Проведите анализ и получите в Probe графики сигналов А, В, Sum, Carry (рис. 17.37). Если использовать курсор, то уровни этих сигналов будут показаны как единицы или нули. Как показано на рисунке, при t=1,4 мс получаются значения: А=1, В=1, Sum=0 и Carry=1. Часть выходного файла показана на рис. 17.38. При таком формировании входных сигналов не возникает необходимости в создании интерфейсов перехода от аналоговых к цифровым сигналам и обратно, так как используются только цифровые сигналы. В перечне элементов через U обозначаются компоненты с цифровым выходом, а через X — подсхемы.
Ознакомительная версия.
