Ознакомительная версия.
Передаточная характеристика дифференциального усилителя
Важным аспектом при работе с дифференциальным усилителем является исследование его передаточной характеристики. Использование встроенной модели для транзистора облегчает эту задачу. Поскольку нас интересует режим малых сигналов при дифференциальном входном напряжении, используем вариацию параметров (dc sweep) для входных напряжений в диапазоне от -0,5 В до 0,5 В. Зафиксируем Vs2 на уровне 1 мВ; а варьировать будем параметр Vs1. При этом входной файл примет вид:
Transfer Characteristics of Differential Amplifier
VS1 1 0 1mV; это входное напряжение варьирует от -0.5 В до 0.5 В
VS2 8 0 1mV ; это напряжение остается фиксированным
RS1 2 1 1k
RS2 7 8 1k
RE 3 9 5k
RC1 4 5 2k
RC2 5 6 2k
VCC 5 0 12V
VEE 0 9 6V
Q1 4 2 3 BJT
Q2 6 7 3 BJT
.MODEL BJT NPN
.OP
.DC VS1 -0.5 0.5 0.01
.PROBE
.END
Выполните анализ и получите в Probe график -I(RC1). Сравните результаты с полученными ранее в этом разделе характеристиками передачи. Обратите внимание, что передаточная характеристика линейна не во всем диапазоне. Можете вы аппроксимировать линейный участок для Vs1 и IRC1? Величины по оси X обычно нормализуются по температурному потенциалу VT и задаются как
Вспомним, что при комнатной температуре VT=26 мВ, и поэтому линейная часть кривой ограничена диапазоном 26 мВ. Характеристика передачи приведена на рис. 9.25.
Рис. 9.25. Нормализованная переходная характеристика схемы на рис. 9.22
Дифференциальный усилитель является хорошим ограничителем, и если входное напряжение при комнатной температуре превышает 100 мВ, усилитель переходит в режим насыщения. Проверьте команды входного файла по вашей распечатке для передаточной кривой. Можете ли вы получить зеркальное отображение этой кривой? Оно может быть получено, если сохранять фиксированным Vs1 при вариации Vs2.
Рабочая версия PSpice содержит более сотни логических устройств, доступных в коммерческой версии программного обеспечения. Имеется большинство логических схем серии 7400, триггеры, счетчики и т.п. Полная распечатка логических устройств демонстрационной версии PSpice приведена в приложении Е.
Микросхема, содержащая единственную логическую схему ИЛИ-НЕ, показана на рис. 9.26. Напряжения на двух входах А и В показаны как последовательности импульсов различной длительности с амплитудой 1 В. Схема ИЛИ-НЕ вводится с помощью вызова подпрограммы (командой X) в которой узлы 1, 2 и 3 относятся ко входам А и В и выходу Y соответственно. При вызове подпрограммы устройство называется 7402. Окончательный вид входного файла:
Digital Circuit Using NOR gate
VCC 4 0 5V
X 1 2 3 7402
V1 1 0 PWL(Сs 0V 0.1ms 1V 1s 1V 1.0001s 0V
+2s 0V 2.0001s 1V 3s 1V 3.0001s 0V 4s 0V 4.0001s 1V 5s
+1V)
V2 2 С PWL(0s 0V 1.5s 0V 1,50001s 1V 2.5s 1V 2.50001s 0V
+3.5s 0V 3.50001s 1V 3.7s 1V 3.70001s 0V 5s 0V)
R 4 3 100k
.lib eval.lib
.tran 0.01ms 5s
.probe
.end
Рис. 9.26. Схема ИЛИ-НЕ с двумя входами
В приложении Е можно найти описание модели
.subckt 7402 А В Y …
в котором показана вся подпрограмма. Ее не нужно включать во входной файл, достаточно ссылки на библиотеку EVAL.LIB, которая содержит всю необходимую информацию. В Probe получите напряжения v(1) и v(2), отображающие входные сигналы A и B, и напряжение v(3), отображающее выходной сигнал Y. Ваши результаты должны соответствовать приведенным на рис. 9.27, который показывает сигналы в виде трех отдельных графиков. В совокупности они просто представляют собой диаграмму синхронизации для нашей логической схемы.
Рис. 9.27. Входное и выходное напряжения в схеме ИЛИ-НЕ
В распечатке выходного файла (рис. 9.28) показана только часть общего файла. Распечатка параметров модели была опущена, чтобы сэкономить место. Обратите внимание, что аналого-цифровые команды реализуются в форме вызова подпрограмм, автоматически генерируемых подпрограммой 7402. Они имеются для каждого из трех узлов ИЛИ-НЕ. Команды для источника питания цифровой схемы также генерируются автоматически. Обратите внимание на листинг $G_DPWR=5 V наряду с другими узловыми напряжениями.
Digital Circuit Using NOR gate
VCC 4 0 5 V X 1 2 3 7402
V1 1 0 PWL(0s 0V 0.1ms 1V 1s 1V 1.0001s 0V
+2s 0V 2.0001s 1V 3s 1V 3,0001s 0V 4s 0V 4.0001s 1V 5s 1V)
V2 2 0 PWL (0s 0V 1.5s 0V 1.50001s 1V 2.5s 1V 2.50001s 0V
+3.5s 0V 3,50001s 1V 3.7s 1V 3.70001s 0V 5s 0V)
R 4 3 100k
.opt nopage
.lib eval.lib
.trail 0.01ms 5s
.probe
.end
**** Generated AtoD and DtoA Interfaces ****
* Analog/Digital interface for node 3
* Moving X.U1:OUT1 from analog node 3 to new digital node 3$DtoA
X$3_DtoA1
+ 3$DtoA
+ 3
+ $G DPWR
+ $G_DGND
+ DtoA_STD
+ PARAMS: DRVH= 96.4 DRVL= 104 CAPACITANCE= 0
*
* Analog/Digital interface for node 1
* Moving X.U1:IN1 from analog node 1 to new digital node 1$AtoD
X$1_AtoD1
+ 1
+ 1$AtoD
+ $G_DPWR
+ $G_DGND
+ AtoD_STD
+ PARAMS: CAPACITANCE= 0
* * Analog/Digital interface for node 2
* Moving X.U1:IN2 from analog node 2 to new digital node 2$AtoD
X$2_AtoD1
+ 2
+ 2$AtoD
+ $G_DPWR
+ $G_DGND
+ AtoD_STD
+ PARAMS: CAPACITANCE= 0
* Analog/Digital interface power supply subcircuits X$DIGIFPWR 0 DIGIFPWR
**** Diode MODEL PARAMETERS
**** BJT MODEL PARAMETERS
**** Digital Input MODEL PARAMETERS
**** Digital Output MODEL PARAMETERS
**** Digital Gate MODEL PARAMETERS
**** Digital IO MODEL PARAMETERS
**** INITIAL TRANSIENT SOLUTION TEMPERATURE = 27.000 DEG С
NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE
( 1) 0.0000 ( 2) 0.0000 ( 3) 3.5028 ( 4) 5.0000
($G_DGND) 0.0000 ($G_DPWR) 5.0000
(X$1_AtoD1.1) .0915 (X$1_AtoD1.2) .0457
(X$1_AtoD1.3) .8277 (X$2_AtoD1.1) .0915
(X$2_AtoD1.2) .0457 (X$2_AtoD1.3) .8277
DGTL NODE : STATE DGTL NODE : STATE DGTL NODE : STATE DGTL NODE : STATE
( 2$AtoD) : 0 ( 3$DtoA) : 1 ( 1$AtoD) : 0
Рис. 9.28. Выходной файл при анализе схемы ИЛИ-НЕ
В качестве упражнения измените сигналы синхронизации для двух входов так, чтобы они создали области совпадения, отличные от уже использованных, и выполните моделирование снова. Опираясь на ваши теоретические сведения о работе схемы ИЛИ-НЕ, проверьте результаты.
В заключение замените схему 7402 на логическую схему И 7408 и проведите аналогичный анализ.
Обзор новых команд PSpice, применяемых в данной главе
D[имя] <+узел> <-узел> <имя модели> [область]
Например, запись
DA 1 2 D1
показывает, что некоторый диод DA включен в схему между узлами 1 (анод) и 2 (катод). Модель для диода должна быть описана в команде .MODEL, которая носит имя D1. В схеме может быть несколько диодов, например DA, DB и DC, использующих одну и ту же модель.
J[имя] <узел стока> <узел затвора> <узел истока> <имя модели> [область]
Например, запись
J 5 4 2 JFET
показывает, что некоторый полевой транзистор (JFET) подключен к узлам 5 (сток), 4 (затвор) и 2 (исток). Модель для полевого транзистора должна быть описана в команде .MODEL с именем JFET. Схема может содержать несколько полевых транзисторов, например J, J1 и J2, использующих одну и ту же модель.
Q[имя] <узел коллектора> <узел базы> <узел эмиттера> [узел подложки] <имя модели> [область]
Например, запись
Q1 3 2 0 BJT
показывает, что некоторый биполярный транзистор Q1 подключен к узлам 3 (коллектор), 2 (база) и 0 (эмиттер). Модель для биполярного транзистора должна быть описана в команде .MODEL, которая носит имя BJT. Схема может содержать несколько транзисторов, например Q1, Q2 и Q3, использующих одну и ту же модель.
R[имя] <+узел> <-узел> <имя модели> [значение]
Например, запись
RLOAD 2 0 RL 1
показывает, что резистор RLOAD включен между узлами 2 и 0. Модель резистора носит имя RL и описывается командой .MODEL. Последняя запись (1 после RL) представляет собой масштабный множитель, равный единице. Значение масштабного множителя может быть и другим. Масштабный множитель 2 показывал бы, что значение, заданное в модели, удваивается. Одной из причин, по которым для описания резисторов используются модели, является возможность применения команды .DC, при которой сопротивление RES выбирается в качестве переменной при вариации параметров. Дополнительную информацию дают команды с точкой.
Ознакомительная версия.
